مشكلة كبيرة في القليل من الترابطات

الوصلات البينية – تلك الأسلاك المعدنية التي يبلغ عرضها نانومترًا والتي تربط الترانزستورات في دوائر على IC – تحتاج إلى إصلاح شامل. ومع تقدم الشركات المصنعة للرقائق نحو النطاقات الخارجية لقانون مور ، أصبحت الروابط البينية أيضًا نقطة الاختناق في الصناعة.

“منذ 20-25 عامًا حتى الآن ، كان النحاس هو المعدن المفضل للتوصيلات البينية. ومع ذلك ، فقد وصلنا إلى نقطة حيث يتباطأ مقياس النحاس ، “أخبر كريس بيني من شركة IBM المهندسين الشهر الماضي في اجتماع IEEE الدولي للأجهزة الإلكترونية (IEDM). وهناك فرصة لموصلات بديلة.

يعتبر الروثينيوم مرشحًا رئيسيًا ، ولكنه ليس بسيطًا مثل مبادلة معدن بآخر ، وفقًا لبحث تم الإبلاغ عنه في IEDM 2022. يجب قلب العمليات الخاصة بكيفية تكوينها على الرقاقة رأسًا على عقب. ستحتاج هذه الوصلات الجديدة إلى شكل مختلف وكثافة أعلى. ستحتاج هذه الوصلات البينية الجديدة أيضًا إلى عزل أفضل ، وسعة أقل لإضعاف الإشارة تزيل كل مزاياها.

حتى حيث يتم ضبط التوصيلات البينية ، وقريبًا. لكن الدراسات بدأت تظهر أن المكاسب من هذا التحول تأتي بتكلفة معينة.

الروثينيوم ، والفتحات العلوية ، والفجوات الهوائية

من بين بدائل النحاس ، اكتسب الروثينيوم ما يلي. لكن الأبحاث تُظهر أن الصيغ القديمة المستخدمة في بناء الوصلات النحاسية تضر بالروثينيوم. تُبنى الوصلات النحاسية باستخدام ما يسمى بالعملية الدمشقية. يستخدم صانعو الرقائق الأوائل الطباعة الحجرية لنحت شكل الوصلة البينية في العزل الكهربائي فوق الترانزستورات. ثم يقومون بإيداع مادة مبطنة وحاجز ، مما يمنع ذرات النحاس من الانجراف إلى بقية الرقاقة لإفساد الأشياء. ثم يملأ النحاس الخندق. في الواقع ، إنه يملأه بشكل زائد ، لذلك يجب أن يتم تلميع الفائض بعيدًا.

كل هذه الأشياء الإضافية ، البطانة والحاجز ، تشغل مساحة ، بقدر 40-50 في المائة من حجم التوصيل البيني ، كما أخبر بيني المهندسين في IEDM. لذا فإن الجزء الموصل للوصلات البينية يضيق ، خاصة في التوصيلات الرأسية متناهية الصغر بين طبقات الوصلات البينية ، مما يزيد المقاومة. لكن باحثو IBM و Samsung وجدوا طريقة لبناء وصلات متباعدة من الروثينيوم متباعدة بإحكام ومنخفضة المقاومة ولا تحتاج إلى بطانة أو بذرة. تسمى هذه العملية بحفر الصخور بمساعدة المباعد ، أو SALELE ، وكما يوحي الاسم ، فهي تعتمد على مساعدة مزدوجة للطباعة الحجرية فوق البنفسجية الشديدة. بدلاً من ملء الخنادق ، فإنه يحفر روابط الروثينيوم من طبقة أو معدن ثم يملأ الفجوات بالعزل الكهربائي.

حقق الباحثون أفضل مقاومة باستخدام وصلات أفقية طويلة ورفيعة. ومع ذلك ، فإن هذا يزيد من السعة ، وبالتالي يبتعد عن المنفعة. لحسن الحظ ، نظرًا للطريقة التي يبني بها SALELE اتصالات عمودية تسمى vias – أعلى الوصلات الأفقية بدلاً من تحتها – يمكن بسهولة ملء الفراغات بين خطوط الروثينيوم الرفيعة بالهواء ، وهو أفضل عازل متاح. بالنسبة إلى هذه الوصلات البينية الطويلة والضيقة ، “الفائدة المحتملة لإضافة فجوة هوائية كبيرة … بقدر ما يصل إلى 30 بالمائة من سعة الخط ،” قال بيني.

وقال إن عملية SALELE “توفر خارطة طريق لعمليات 1 نانومتر وما بعدها”.

قضبان مدفونة ، توصيل طاقة خلفي ، ورقائق ثلاثية الأبعاد ساخنة

في وقت مبكر من عام 2024 ، تخطط إنتل لإجراء تغيير جذري في موقع الوصلات البينية التي تحمل الطاقة إلى الترانزستورات على شريحة. النظام ، المسمى توصيل الطاقة من الجانب الخلفي ، يأخذ شبكة التوصيلات البينية لتوصيل الطاقة وينقلها أسفل السيليكون ، بحيث تقترب من الترانزستورات من الأسفل. هذا له ميزتان رئيسيتان: فهو يسمح للكهرباء بالتدفق من خلال وصلات داخلية أوسع وأقل مقاومة ، مما يؤدي إلى تقليل فقدان الطاقة. وهو يحرر مساحة فوق الترانزستورات للوصلات البينية الحاملة للإشارة ، مما يعني أن الخلايا المنطقية يمكن أن تكون أصغر. (شرح باحثون من Arm والمركز البلجيكي لأبحاث تكنولوجيا النانو Imec كل شيء هنا).

في IEDM 2022 ، توصل باحثو Imec إلى بعض الصيغ لجعل طاقة الجانب الخلفي تعمل بشكل أفضل ، من خلال إيجاد طرق لتحريك النقاط النهائية لشبكة توصيل الطاقة ، والتي تسمى قضبان الطاقة المدفونة ، بالقرب من الترانزستورات دون العبث بالخصائص الإلكترونية لتلك الترانزستورات . لكنهم اكتشفوا أيضًا مشكلة مزعجة إلى حد ما ، حيث يمكن أن تؤدي قوة الجانب الخلفي إلى تراكم الحرارة عند استخدامها في رقائق مكدسة ثلاثية الأبعاد.

أولاً ، الخبر السار: عندما اكتشف باحثو imec مقدار المسافة الأفقية التي تحتاجها بين سكة الطاقة المدفونة والترانزستور ، كانت الإجابة تقريبًا صفرية. استغرق الأمر بعض الدورات الإضافية من المعالجة للتأكد من أن الترانزستورات لم تتأثر ، لكنها أظهرت أنه يمكنك بناء السكة بجوار منطقة قناة الترانزستور – على الرغم من أنها لا تزال تحتها عشرات من النانومترات. وقد يعني ذلك خلايا منطقية أصغر.

الآن الأخبار السيئة: في بحث منفصل ، قام مهندسو imec بمحاكاة عدة إصدارات من نفس وحدة المعالجة المركزية المستقبلية. كان لدى البعض نوع من شبكة توصيل الطاقة المستخدمة اليوم ، والتي تسمى توصيل الطاقة من الجانب الأمامي ، حيث يتم إنشاء جميع الوصلات البينية ، سواء البيانات والطاقة ، في طبقات فوق السيليكون. كان لدى البعض شبكات توصيل طاقة من الجانب الخلفي. وكان أحدهما عبارة عن مكدس ثلاثي الأبعاد من وحدتي CPU ، يحتوي الجزء السفلي على طاقة في الجانب الخلفي والأعلى له جانب أمامي.

تم تأكيد مزايا قوة الجانب الخلفي من خلال محاكاة وحدات المعالجة المركزية ثنائية الأبعاد. مقارنةً بالتوصيل من الجانب الأمامي ، فقد خفضت الخسارة من توصيل الطاقة إلى النصف ، على سبيل المثال. وكانت قطرات الجهد العابرة أقل وضوحًا. علاوة على ذلك ، كانت مساحة وحدة المعالجة المركزية أصغر بنسبة 8 بالمائة. ومع ذلك ، كان الجزء الأكثر سخونة من شريحة الجانب الخلفي أكثر سخونة بنحو 45 في المائة من الجزء الأكثر سخونة في شريحة الجانب الأمامي. السبب المحتمل هو أن طاقة الجانب الخلفي تتطلب تخفيف الرقاقة إلى النقطة التي تحتاج فيها إلى الارتباط بقطعة منفصلة من السيليكون لمجرد أن تظل مستقرة. تعمل هذه الرابطة كحاجز أمام تدفق الحرارة.

اختبر الباحثون سيناريو حيث وحدة المعالجة المركزية [bottom grey] مع شبكة توصيل الطاقة من الجانب الخلفي ، يتم ربطها بوحدة معالجة مركزية ثانية بها شبكة توصيل طاقة أمامية [top grey].

نشأت المشاكل الحقيقية مع 3D IC. يجب أن تحصل وحدة المعالجة المركزية العليا على قوتها من وحدة المعالجة المركزية السفلية ، لكن الرحلة الطويلة إلى الأعلى كانت لها عواقب. في حين أن وحدة المعالجة المركزية السفلية لا تزال تتمتع بخصائص انخفاض الجهد أفضل من شريحة الجانب الأمامي ، كان أداء وحدة المعالجة المركزية العليا أسوأ بكثير في هذا الصدد. واستهلكت شبكة الطاقة الخاصة بـ 3D IC أكثر من ضعف الطاقة التي يمكن أن تستهلكها شبكة شريحة أمامية واحدة. والأسوأ من ذلك ، أن الحرارة لا يمكن أن تفلت من المكدس ثلاثي الأبعاد بشكل جيد للغاية ، مع الجزء الأكثر سخونة من الجزء السفلي يموت ما يقرب من 2.5 مرة من سخونة وحدة المعالجة المركزية في الجانب الأمامي. كانت وحدة المعالجة المركزية الأعلى أكثر برودة ، ولكن ليس كثيرًا.

محاكاة 3D IC غير واقعية إلى حد ما ، كما أخبر Rongmei Chen من IMEC المهندسين في IEDM. إن تكديس وحدتي CPU متطابقتين فوق بعضهما البعض هو سيناريو غير محتمل. (من الشائع تكديس الذاكرة باستخدام وحدة المعالجة المركزية.) قال: “إنها ليست مقارنة عادلة جدًا”. لكنها تشير إلى بعض القضايا المحتملة.