على مدى السنوات الخمس الماضية ، انتقلت المعالجات من كونها قطعة واحدة من السيليكون إلى مجموعة من الشرائح الأصغر التي تعمل بشكل جماعي كما لو كانت شريحة واحدة كبيرة. يعني هذا النهج أنه يمكن بناء القطع الوظيفية لوحدة المعالجة المركزية باستخدام التكنولوجيا التي تناسب كل قطعة بشكل أفضل. كان Sam Naffziger ، مهندس تكنولوجيا المنتجات في AMD ، من أوائل المؤيدين لهذا النهج. أجاب Naffziger مؤخرًا على خمسة أسئلة بحجم رقاقة IEEE Spectrumحول هذا الموضوع.
ما هي التحديات الرئيسية التي رأيتها بالنسبة للمعالجات القائمة على Chiplets؟
سام نافزيغر: بدأنا منذ خمس أو ست سنوات مع خطوط EPYC و Ryzen CPU. وفي ذلك الوقت ، قمنا بإلقاء شبكة واسعة جدًا للعثور على تقنيات الحزمة الأفضل لربط القالب [small block of silicon]. إنها معادلة معقدة للتكلفة والقدرة وكثافة النطاق الترددي واستهلاك الطاقة والقدرة التصنيعية أيضًا. من السهل نسبيًا ابتكار تقنيات حزم رائعة ، ولكن تصنيعها بكميات كبيرة وبتكلفة معقولة أمر مختلف تمامًا. لذلك استثمرنا بكثافة في ذلك.
كيف يمكن أن تغير شرائح chiplets عملية تصنيع أشباه الموصلات؟
نافزيجر: هذا بالتأكيد شيء تعمل الصناعة من خلاله. هناك ما وصلنا إليه اليوم ، ثم هناك حيث قد نذهب في غضون 5 إلى 10 سنوات. أعتقد اليوم ، إلى حد كبير ، أن التقنيات ذات أغراض عامة. يمكن محاذاتها مع قالب متجانسة على ما يرام ، أو يمكن أن تعمل للرقائق. مع chiplets ، لدينا ملكية فكرية أكثر تخصصًا. لذلك ، في المستقبل يمكن للمرء أن يتصور تخصص تقنية العملية والحصول على مزايا الأداء وخفض التكاليف وأشياء أخرى. لكن هذا ليس مكان الصناعة اليوم.
كيف ستؤثر chiplets على البرامج؟
نافزيجر: يتمثل أحد أهداف هندستنا في أن تكون شفافة تمامًا للبرامج ، لأن البرامج يصعب تغييرها. على سبيل المثال ، يتكون الجيل الثاني من وحدة المعالجة المركزية EPYC الخاصة بنا من إدخال / إخراج مركزي [input/output] رقاقة محاطة بحساب يموت. عندما ذهبنا إلى يموت إدخال / إخراج مركزي ، قلل ذلك من زمن انتقال الذاكرة ، مما أدى إلى القضاء على تحدي البرامج من الجيل الأول.
“أحد أهداف هندستنا هو أن تكون شفافة تمامًا للبرامج ، لأنه من الصعب تغيير البرامج.”
الآن ، مع [AMD Instinct] MI300 – مسرّع الحوسبة عالي الأداء القادم من AMD – نقوم بدمج قوالب حوسبة CPU و GPU. تتمثل الآثار البرمجية لهذا النوع من التكامل في أنه يمكنهم مشاركة مساحة عنوان ذاكرة واحدة. نظرًا لأن البرنامج لا داعي للقلق بشأن إدارة الذاكرة ، فمن الأسهل برمجته.
ما مقدار التصميم الذي يمكن فصله على شرائح؟
نافزيجر: نحن نجد طرقًا لتوسيع نطاق المنطق ، لكن SRAM يمثل تحديًا أكثر ، والأشياء التناظرية بالتأكيد ليست تحجيمًا. لقد اتخذنا بالفعل خطوة فصل التناظرية باستخدام شريحة الإدخال / الإخراج المركزية. باستخدام 3D V-Cache – شريحة ذاكرة تخزين مؤقت عالية الكثافة ثلاثية الأبعاد – مدمجة مع قالب الحساب – قمنا بتقسيم ذاكرة SRAM. وأتوقع أن يكون هناك المزيد من هذا النوع من التخصص في المستقبل. ستحدد الفيزياء مدى دقة الحبيبات التي يمكننا اتباعها ، لكنني متفائل بشأن ذلك.
ما الذي يجب أن يحدث لخلط ومطابقة شرائح الشركات المختلفة في نفس الحزمة لتصبح حقيقة واقعة؟
نافزيجر: بادئ ذي بدء ، نحتاج إلى معيار صناعي على الواجهة. يُعد UCIe ، وهو معيار للتوصيل البيني لـ chiplet تم تقديمه في عام 2022 ، خطوة أولى مهمة. أعتقد أننا سنرى تحركًا تدريجيًا نحو هذا النموذج لأنه سيكون من الضروري حقًا تقديم المستوى التالي من الأداء لكل واط والأداء لكل دولار. بعد ذلك ، ستكون قادرًا على تجميع نظام على شريحة خاص بالسوق أو العميل.
Sam Naffziger هو نائب الرئيس الأول وزميل الشركة ومهندس تكنولوجيا المنتجات في AMD وزميل IEEE. حصل على جائزة تأثير الصناعة لعام 2023 من IEEE Solid-State Circuits Society.
من مقالات موقعك
مقالات ذات صلة حول الويب
اكتشاف المزيد من عرب نيوز للتقنية
اشترك للحصول على أحدث التدوينات المرسلة إلى بريدك الإلكتروني.
